Curriculum Vitae

DOCTEUR DE L'INSTITUT NATIONAL POLYTECHNIQUE DE GRENOBLE
Spécialité : nanoélectronique
Nationalité : Française
Service national : Officier fusilier commando de l'air

EXPERIENCE
2011-2019 Ingénieur consultant en microélectronique
- Dans l'équipe PDK
- Dans l'équipe mémoire (programmation skill d'un générateur de mémoire multi-bancs, conception layout sur différents projets, par exemple création d'une mémoire de type L1 cache, architectures hybrides...)
- Travail sur circuit de type DSP en technologie avancée low power high perf, )
- Travail dans le service 'Advanced Post Layout Extraction et Simulation' pour la préparation de scribes et fichiers pour leur mesures
- Dans le service 'Technology to Design' pour la topologie circuit de qualification FE/BE
2007-2009 Ingénieur consultant en microélectronique
- Dans le service 'Design Kit'  pour le codage de règles DRC Assura et Diva
- Dans le service 'Data Converters' pour la topologie d'un régulateur
- Dans le service 'SIP' pour le design et la topologie de capacités de découplage 3D pics
- Dans le service 'TV FrontEnd'  pour la topologie RF sur circuit hybride pour tuner cable
2000-2004 Ingénieur consultant en microélectronique
- Dans le service 'Design Kit' pour la génération de Pcells dans de nombreuses tehnologies
- Dans le service 'Standard Cells' pour la création de librairies de cellules numériques
- Dans le service 'IO' pour le layout de cellules analogiques pour applications USB.
- Dans le service 'Conception' pour le layout analogique et assemblage top de circuits mixtes pour imageurs CMOS format CIF et VGA, placement et routage de circuits numériques pour capteurs d'images et d'empreintes digitales...).
1999-2000 Officier Protection Défense des installations aéronefs
1995-1998 Doctorat INPG
-  Analyse en profondeur des défauts de l'interface Si-SiO2 par la technique du pompage de charges (mention : Très honorable)

FORMATION
2006 IUFM pour le capes de Physique - Chimie (admissible)
2005 CNED pour le capes de Physique et électricité appliquée
1995 DEA de Microélectronique, option : technologie des circuits intégrés
Lieu de préparation : Université Joseph Fourrier (UJF Grenoble)
Mention : Bien
1994 Stage de 4 mois sur la caractérisation du silicium poreux par mesures d'impédances

LOISIRS
- Nouvelles technologies (consultation et abonné newletters de sites d'actualité informatique, d'avancées scientifiques, de nouveaux produits high tech ...)
- Détente (vélo, ballades en montagne)
- Sports (musculation, courses)



PUBLICATIONS
  1. Extraction of the slow oxide trap density in MOS transistors using the charge pumping method: 1995 International Semiconductor Conference CAS '95 Proceedings; 1995, p155-158, 4p
  2. Extraction of slow oxide trap concentration profiles in metal-oxide-semiconductor transistors using the charge pumping method: Journal of Applied Physics. April 15, 1996, Vol. 79 Issue 8, p4187, 6 p. graph
  3. Extraction of the Slow Oxide Trap Concentration Profiles in MOS Transistors Using the Charge Pumping Technique:547-554 Conf: International symposium; 3rd; Los Angeles; CA; May 1996
  4. A New Charge Pumping Method for Studying the Si-SiO2 Interface: ESSDERC '96: Proceedings of the 26th European Solid State Device Research Conference; 1996, p73-76, 4p
  5. Study of the Near Si-SiO2 Interface Trap Layer Using the Charge Pumping Technique: Sinaia; Romania; Oct 1997
  6. In-depth exploration of Si-SiO2 interface traps in MOS transistors using the charge pumping technique: IEEE Transactions on Electron Devices. Dec 1997, Vol. 44 Issue 12, p2262, 5 p. graph
  7. Extraction of the Si-SiO/sub 2/ interface trap layer parameters in MOS transistors using a new charge pumping analysis.: ICMTS 1998 Proceedings of 1998 International Conference on Microelectronic Test Structures (Cat No98CH36157); 1998, p201-205, 5p
  8. On the origin of flicker noise in MOSFET's: In Insulating Films on Semiconductors , Microelectronic Engineering 1999 48(1):189-192
  9. Evolution of the Si-SiO/sub 2/ interface trap characteristics with Fowler-Nordheim injection.: ICMTS 1999 Proceedings of 1999 International Conference on Microelectronic Test Structures (Cat No99CH36307); 1999, p117-120, 4p
  10. New Advances on the Characterization of the Si-SiO2 Interface: PROCEEDINGS- ELECTROCHEMICAL SOCIETY PV; 1999, 99:59-74
  11. On the Si-SiO2 interface trap time constant distribution in metal-oxide-semiconductor transistors: Journal of Applied Physics. Jan 1, 2005, Vol. 97 Issue 1, -1, 8 p.
  12. A method for studying the different kinds of traps at the Si-SiO 2 interface in MOS devices:Proceedings - Electrochemical Society, 2005, PV 2005-01:33-44
  13. Ultra-wide voltage range designs in fully-depleted silicon-on-insulator FETs: Proceedings of the Conference: Design, Automation & Test in Europe; 3/18/2013, p613-618, 6p
Inscription à : Articles ( Atom )